12寸硅光成套工艺及定制化CMOS研发-浙江大学-政府采购意向

A****点击查看0199 其他**使用权

完成以下目标所涉及到的12寸CMOS产线设备的机台使用费及加工费用： 1、SOI wafer，12寸硅光成套工艺，目标：最小加工尺寸≤65nm，基于曲线的硅光OPC前修正技术，波导宽度偏差≤10nm，条形波导损耗≤1dB/cm，锥形波导尖端尺寸≤60nm，氮化硅波导损耗≤0.1dB/cm，层数≥2需求指标达标交付晶圆数量50；2、12", P-EPI, 8-12 ohm, Notch-100, full loop, 定制低功耗55nm CMOS成套工艺，目标NFET：Idsat≥0.600mA/um，Ioff≤650pA/um；PFET：Idsat≥0.290mA/um，Ioff≤200pA/um，需求指标达标交付晶圆数量50； 3、12", P-EPI, 8-12 ohm, Notch-100, full loop, 定制高压180nm BCD成套工艺，目标NFET：Idsat≥0.600mA/um，Ioff≤100pA/um；PFET：Idsat≥0.290mA/um，Ioff≤200pA/um，需求指标达标交付晶圆数量50；4、SOI wafer，硅光SiGe探测器器件，目标：硅基锗探测器暗电流≤100nA，响应度≥0.8A/W 带宽≥40GHz，需求指标达标交付晶圆数量10；5、SOI wafer，应变晶体管，目标：与常规晶体管相比，器件速度提升，漏电降低，需求指标达标交付晶圆数量10。